Datum: 04.07.2002
Prüfer: Prof. Dr. Peter Marwedel
Note: 1.3
Dauer: 30 min.
Skripten: Peter Marwedel Sommersemester 2001
Fragen:
- Wie Spiegelt sich die in der HW ausgeführte Parallelarbeit in VHDL?
- Mit wie vielen Werten simuliert man in VHDL?
- Was ist Mikroarchitektursynthese und welche Aufgaben?
- Was sind BDDs, wann sind sie eingeutig, Wichtigkeit von Variablenordnung, effizient lösbar?
- Aus welche Phasen besteht die Layout-Synthese?
- Was ist ein Platzierungsproblem, welche Komplekzität, und welche verfahren kennen sie?
- Warum ist Algo von Breuer in der Praxis nicht anwendbar, welche Alternative?
- Beschreiben sie das globale Verdrahtungsproblem.
- Was ist das Steiner-tree-on-graph-problem, welche Algos, für 2-Punkt-netze und n-punkt-netze?
- Beschreibungen von HCG, VCG, Färbungsproblem und Intervalgraphen?
- Welche algorithmus für Kanalverdrahtung kennen Sie?
Fazit: Sehr angenehme Prüfungsatmosphäre. Es wurde nicht nach Details gefragt. Viel mehr müssen
die Probleme und Lösungsansätze verstanden worden sein. Bei den Algorithmen reicht es die Grundidee zu erläutern
und eventuell die zentralen Gleichungen aufzuschreiben. Layout-Synthese scheint ein beliebtes Gebiet für die Prüfungsfragen
zu sein. Mit der Benotung bin ich sehr zufrieden.
|
